在IEEE国际电路系统研讨会（ISCAS 2026）上，华为技术有限公司何庭波发表主旨演讲，正式发布面向半导体产业的全新演进指导原则——韬(τ)定律，以“时间缩微”替代传统“几何缩微”，为芯片突破物理极限、实现持续性能跃升提供核心路径。
长期主导半导体行业的摩尔定律，正遭遇晶体管尺寸逼近物理极限、工艺缩微成本飙升、能效红利消退等多重困境，难以匹配AI、高性能计算等领域爆发式增长的算力需求。在此背景下，华为创新性提出韬(τ)定律，重构半导体与电子系统的演进逻辑，开辟可持续发展新范式。
韬(τ)定律核心是以压缩信号传播时延（时间常数τ）为核心，替代传统缩小晶体管尺寸的路径，构建器件、电路、芯片、系统四层协同优化体系。其关键技术包括：器件层优化晶体管与互连结构，从底层压缩时间常数；电路层首创逻辑折叠技术，打破平面布局限制，缩短信号路径，大幅提升晶体管密度与电路性能；芯片层推进“软件-架构-芯片”全栈协同，提升并行效率、降低端到端时延；系统层自研灵衢总线，重构互联协议，显著降低跨节点通信延迟。
实践层面，韬(τ)定律已落地六年、成果显著。华为基于该定律已设计量产381款芯片，覆盖消费电子、通信、工业、AI计算等全场景。2026年秋季将推出的新一代麒麟芯片，将率先搭载逻辑折叠技术，实现性能跨越式提升；长期规划显示，预计到2031年，基于韬(τ)定律的高端芯片，晶体管密度将比肩1.4纳米传统制程水平，持续突破性能天花板。
何庭波在演讲中强调：“半导体产业的持续发展离不开全球协作，没有任何一家企业能独自解决所有挑战。华为愿以韬(τ)定律为开放平台，携手全球科研机构、产业伙伴共建生态，推动半导体产业持续进步。”
此次韬(τ)定律的发布，是中国企业在半导体基础理论与技术范式上的重大突破，为全球芯片产业提供了全新解决方案，有望重塑未来十年半导体技术发展格局，为数字经济高质量发展筑牢算力根基。
